先进封装本质目的是增加触点连接，以代替制程提升。量子隧穿效应导 致先进制程的研发制造成本过高，而良率过低，先进封装技术能够弥补 制程提升的困难。先进封装技术的本质为提升连接效率。其中，重布线 层技术（RDL）重新布局裸片 I/O 触点，支持更多、更密引脚，广泛用 于晶圆级封装（WLP）；硅通孔技术（TSV）通过将芯片的焊点打穿、在 通孔里填充金属材料实现芯片与芯片、芯片与基板的垂直连接，是 2.5D 和 3D 封装的关键解决方案；凸块技术使用凸点（bump）代替传统引线， 增加触点、缩小传输距离和电阻；混合键合技术（Hybrid Bonding）通过 将芯片或晶圆平面上的铜触点抛光后进行退火处理，使得连接平面完全 贴合，以无凸点（Bumpless）的方式缩减连接距离和散热能力。先进封 装对制造设备精度、无尘环境、测试精度要求极高。技术升级方向为增 加连接效率（如使用玻璃基板代替有机基板）和降低成本（如使用“硅 桥”代替硅中介层）。 

先进封装赋能高速计算，算力需求提升，先进封装产能供不应求。先进 封装主要通过两方面提升逻辑芯片的算力：一、提升处理器集成度，从 而提升性能；二、提升处理器和存储器间的连接带宽、减小连接功耗， 从而解决“内存墙”和“功耗墙”，提升芯片算力。随着 AI 大语言模型 市场的发展，模型训练和推理应用所需算力不断提升；国内新入局 AI 企业众多，智算芯片需求旺盛。根据 IDC，至 2026 年，国内智算规模 可达 2023 年的 3 倍。与此同时，供给端高性能 GPU 产能明显不足，先 进封装产能成为主要瓶颈。2023 年 8 月，英伟达表示计划 2024 年将 H100 产能拉高至少 3 倍。2023 年 9 月，台积电表示 CoWoS 产能只能 尽量满足客户 80%的需求。先进封装发展前景、国产替代空间广阔。 

先进封装行业壁垒高，专业封测厂商不具优势；海外龙头加速扩产，国内企业追赶。先进封装行业壁垒高，且相比 OSAT 厂，Fab 厂和 IDM 厂更具优势，主要原因有二：第一，技术精度高，且高度依赖晶圆制造技术、与芯片设计环节的协同，例如重布线层(RDL)、硅通孔(TSV)、混合键合(HB)需要在裸晶本体上进行线路设计、刻蚀、电镀，晶圆厂在技术和硬件方面更有优势；第二，晶圆厂主导了先进封装领域的技术路线和订单分配，封装厂需要与上游厂商密切合作以获取订单。面对高增需求， 海外龙头加大扩产力度，但扩产难度大、周期长。台积电、三星、英特 尔、日月光纷纷增加先进封装产线，但由于上游设备供应不足等原因， 扩产周期普遍达 2-3 年。与此同时，国内龙头积极布局先进封装领域。 

长电科技聚焦 XDFOI 新技术、2.5D/3D 技术的量产；通富微电聚焦消化高端 CPU、GPU 封装产能，现已涉及 AMDMI300 的封装；甬矽电子积极研发 Fan-in/Fan-out、2.5/3D 晶圆级封装相关技术，并大力建厂扩产， 未来营收增长空间广阔。 

风险提示：AI 算力需求增长不及预期；先进封装技术进展缓慢；国产替 代不及预期。