随着晶体管特征尺寸的不断缩小趋近于物理极限，单纯依靠缩小尺寸来提升集成电路性
能的方法已经面临挑战。因此，业界开始寻求新的方法来继续提升芯片性能，这主要体现
在两个技术方向上：延伸摩尔定律，这个方向的核心是继续沿着摩尔定律的轨迹，通过先
进的制造工艺来实现晶体管的进一步小型化。这涉及到对材料科学的深入研究，例如使用
新型半导体材料（如硅锗、碳纳米管等），以及对制造工艺的创新，比如极紫外（EUV）光
刻技术的应用。另一个方向则是超越摩尔定律，采用先进封装技术，这种方法不依赖于晶
体管尺寸的缩小，而是通过将不同功能的芯片（如处理器、存储器、传感器等）集成在一
个系统中来实现性能的提升。
密度，核心衡量指标为凸块间距与凸块密度。封装主要起到保护和电路连接的作用，分为
传统封装和先进封装。传统封装的电路连接主要依赖引线框架，先进封装的电路连接则主
要通过凸块（bump）完成。先进封装内涵丰富，但本质为提升 I/O 密度，进而提升芯片性
能。衡量 I/O 密度最核心的指标为凸块间距（Bump Pitch）和凸块密度（Bump
Density）。根据 IDTechEx 定义，只有凸块间距小于 100μm 的封装才属于先进封装。
先进封装技术是通过一系列创新的方法来提高集成电路的性能、功能密度以及可靠性。包
括Bump（凸块）、RDL（再布线）、TSV（硅通孔）以及 Wafer（晶圆）。其中 Bump 发
挥着应 力缓冲和界面互联的作用，RDL起着XY平面电气延伸和互联的作用，TSV起着Z轴电
气延伸的作用，Wafer 则作为集成电路的载体以及 RDL 和 TSV 的介质和载体。
Bump（凸块）的生成是倒装焊的前置步骤：作为晶圆入料检查完成后的首道工序，凸
块制造技术是先进封装的核心技术之一，也是 TSV 等先进封装技术得以进一步发展演化的
基础。凸块指的是定向生长于芯片表面，与芯片焊盘直接相连或间接相连的具有金属导电
特性的凸起物，具有球状、柱状和块状等不同形状。凸块工艺介于产业链前道集成电路制
造和后道封装测试之间。
相比于以引线键合的传统封装，倒装焊引入凸块代替引线进行连接，实现了以“以点代
线”的突破。倒装焊的具体工艺包括以下四步：1）凸块下金属化（UBM）；2）回流形成凸
块；3）倒装芯片组装；4）底部填充与固化。其中关键步骤为UBM 和凸块制作。
RDL（再布线技术）可以实现引脚重新布局，满足更多的芯片管脚需求。RDL技术可以实
现芯片水平方向互连，重新规划连线途径，变换芯片初始设计的I/O焊盘位置和排列，调整
为新的互连结构；被广泛应用扇出基板上芯片、扇出封装、扇出层叠封装、2.5D/3D和硅光
子学集成封装中。RDL技术的核心是在晶圆表面沉积介质层和金属层并形成相应的金属布线
图形，来对晶片的I/O端口进行重新布局，布局到新的、节距占位更宽松的区域，满足更多
的芯片管脚需求。
RDL实现的具体工艺流程：制备 RDL 的工艺主要分为三类：（1）直接通过PECVD方法
制备介质层和Cu布线层，之后通过机械研磨去除载片；（2）介质层直接使用玻璃载板，在
此基础上通过电镀和刻蚀完成Cu布线层；（3）混合法，综合以上两种可以制备更多层的
RDL，适用于更复杂的芯片结构。其中方法（1）使用PECVD进行 RDL 扇出及所需设备：
Wafer 表面沉积一层SiO2（或SiN）薄层（PECVD设备），然后使用离子刻蚀完成图形化
（光刻机、涂胶显影设备、刻蚀设备），接着进行 Cu、Ti 溅射以及Cu沉积（PVD设备或电
镀设备），并通过化学机械抛光工艺（CMP设备）得到第一层与硅片相连的RDL。重复上述
步骤即可得到更多的RDL。该工艺路线目前已较为成熟，但造价昂贵且对设备要求较高。
方法（2）以玻璃载板为介质层制备 RDL 及所需设备：在玻璃载板上涂抹一层牺牲层
（激光设备），在牺牲层上制备 UBM 结构和 RDL 结构（电镀设备、清洗设备、光刻机、
涂胶显影设备、刻蚀设备），然后在顶层进行芯片倒装、底填以及塑封等工艺（固晶设
备、模塑机等），最后完成激光解键合和植球（激光设备和植球机）。上述工艺流程较为
简单，已逐渐取代第一种方案，但是该方法中的玻璃载板的引入提高了对封装过程中翘曲
控制的要求。
方法（3）结合上述两种方法制备 RDL 及所需设备：首先使用第二种工艺，在玻璃载板
上完成布线，UBM 结构制备，然后将其键合到硅片上，去除玻璃载板后接着使用第一种工
艺的 PVD 和电镀技术继续布线，最后进行芯片的倒装和塑封，通常可以实现六层以上的高
密度布线。
TSV技术是目前半导体制造业中最为先进的技术之一，主要用于立体封装，如 2.5D 封装
和 3D 封装，并广泛应用于 CMOS 图像传感器、HBM 高带宽存储器、MEMS 微机电系统等
需要高密度、多功能集成的电子元器件。
TSV 主要用于立体封装，满足高密度、多功能的封装需求。TSV 起 Z 轴电气延伸和互联
的作用。TSV 通过铜、钨和多晶硅等导电物质的填充，在芯片和芯片之间、晶圆和晶圆之
间制作垂直导通，进而实现芯片之间互连。通过垂直互连可以减小互连长度，降低电容、
电感，实现芯片间的低功耗、高速通讯，减小信号延迟，增加带宽和实现器件集成的小型
化。
HBM通过使用TSV硅通孔技术垂直堆叠多个DRAM，将原本在 PCB 板上的 DDR 内存颗粒
和 GPU 芯片同时集成到 SiP 封装中，使内存更加靠近 GPU，既可以节约芯片面积、降低功
耗，还可以突破 I/O 管脚的数量限制进而突破内存带宽的限制，是新一代内存解决方案。
目前，HBM市场以 HBM2e为主流，最先进的HBM 为第五代 HBM3 以及第六代 HBM3E，
封装的 DRAM 层数可达到12 层。
2.5/3DTSV 技术已经广泛用于 HBM 中，DRAM 各层 Die 之间的连接采用3DTSV工艺，
HBM 芯片和下方的金属凸块之间的连接采用 2.5D TSV工艺。HBM 和 GPU 采用 CoWoS 技
术进行整体封装，能够减少封装体积和功耗等，首先将芯片通过 CoW（Chip on Wafer）工
艺连接至硅中介层（Interposer），再通过 OS（On Subtrate）工艺将 CoW 芯片和基板连
接，整合成 CoWoS。
Wafer 技术：是一种在芯片制造过程中将芯片封装的技术。其基本思想是完成芯片制造
的同时，在硅片上直接进行封装，将多个芯片单元封装到一个整体封装结构中。由此可避
免传统封装中需要单独封装每个芯片的步骤。
工艺流程：①基片准备；②封装结构形成；③电路连接；④测试和质量验证；⑤芯片分
离。首先对硅片进行清洗和准备，以确保封装过程的可靠性和一致性，接着在硅片上应用
一层封装材料，形成封装结构的基础，在硅片上创建金属连线或其他电路连接结构，用于
连接芯片的电路与封装结构，然后进行电性能测试、封装完整性测试等，确保封装的芯片
满足质量要求，最后将封装的芯片从硅片上分离，得到单独的封装芯片。
混合键合可实现 10μm 以下的凸块间距，实现更高密度的封装。混合键合（Hybrid
Bonding）是一种实现芯片三维堆叠高密度互连的永久键合技术，与此前的倒装芯片相比，
核心是没有凸块。凸块键合自1995年应用于倒装焊以来，经历过热压焊等迭代，当前凸块
密度最高可以做到每平方毫米625个。混合键合从焊料的凸块连接转向直接Cu-Cu金属键合
和SiO2-SiO2 介质层键合，实现了极小间距的芯片焊盘互连。每平方毫米的芯片焊盘数可达
到104~106个，这提供了更高的互连密度、更低的功耗、更小的电容、更简单的电路、和
更大的带宽。
传统封装所需封装设备主要有减薄机、划片机、固晶机、键合机、塑封机、切筋机、测
试机和分选机。随着先进封装迅猛发展，传统封装设备的需求也有望水涨船高。此外诸如
倒装、RDL、TSV、混合键合等新的封装工艺引入也带来光刻机、涂胶显影设备、薄膜沉积
设备、刻蚀设备、CMP 设备、清洗设备等前道晶圆制造设备的新增量。
- 1