尤其是中国目前被美国芯片法案 芯片四方联盟牵制，先进制程研究被大大掣肘，芯粒技术是弯道赶车甚至超车最佳路径

Chiplet模式包括封装测试技术、EDA工具、芯片架构设计等

3月初，英特尔、台积电、三星和日月光等十大巨头宣布成立通用芯片互连标准——UCIe，将Chiplet（芯粒、小芯片）技术标准化。这一标准同样提供了“先进封装”级的规范，涵盖了EMIB和InFO等所有基于高密度硅桥的技术。

随着摩尔定律临近极限，先进封装已成为提升芯片性能的重要路径之一。

英国AI芯片创企Graphcore推出IPU产品Bow通过采用台积电的3D封装技术，在完全不改变软件和芯片内核的情况下，将运算速度提升了40%并降低了16%的功耗。与此同时，三星电子也在加强先进封装投资，确保在后端领域上领先于台积电。甚至苹果春季发布会上重磅芯片M1 Ultra的架构背后，也有着台积电第五代CoWoS Chiplet先进封装技术。