摩尔定律（Moore'slaw）的主要内容是集成电路上可容纳的晶体管数目大约每隔两年就会增加一倍，芯片的效能也会提高一 倍，但是先进制程发展到 3 纳米以下开始接近物理极限，短道沟效应导致的漏电、 功耗严重等问题使得晶体管缩小的技术发展日渐困难，成本也愈来愈高，因此有必要利用其他手段缩小集成电路的尺寸同时降低成本。所谓的 More than Moore 是指以系统应用的概念为出发点，不执着在晶体管的制程点缩小的摩尔定律，而更应该将各种技术进行异质整合，其中最重要的方法之一就是先进封装技术。先进封装技术能进一步提高芯片的集成度并且降低芯片制造的成本，同时暂不涉及到去突破量子隧穿效应等物理极限问题，已经成为超越摩尔定律的关键赛道。 

先进封装应用不断扩大，预计在 2026 年将占到整个封装市场的规模的 50%以上。 

先进封装技术与传统封装技术通常以是否焊线来区分：传统的封装技术通常指先将晶圆切割成单个芯片，再进行封装的工艺形式，其包括双排直立式封装 DIP 与球格阵列封装 BGA，需要焊接线路；先进封装则包括倒装（FlipChip）、凸块（Bumping）、 晶圆级封装（Wafer-level-package）、2.5D 封装（interposer，RDL 等）、3D 封 装（TSV）等封装技术，其技术并不需要用到线路焊接的方式。 

倒装：带有倒装芯片结构的封装是先在芯片上制作金属凸点，然后将芯片面朝下利用焊料直接与基板互连，通常会使用底部填充（UnderFill）树脂对热应力进行再分布来提高可靠性。其优点是封装面积减小，引线互连长度缩短，I/O 端口数量增加。 

WLP：直接以晶片为加工对象，同时对晶片上的众多芯片进行封装及测试，最后切割成单颗产品，可以直接贴装到基板或 PCB 上，其中主要工艺为再布线（RDL）技术，包括溅射、光刻、电镀等工序。WLP 的优点是封装产品轻薄短小，信号传输路径更短，在生产方面可大大提高加工效率，降低成本。根据结构的不同，WLP 可分为扇入型（Fan-in）和扇出型（Fan-out）两种。其中，产品尺寸和芯片尺寸在二维平面上一样大的称为扇入型，产品尺寸比芯片尺寸在二维平面上大的称为扇出型。 

2.5D 封装：在 2D 封装结构的基础上，在芯片和封装载体之间加入了一个硅中介转接层，该中介转接层上利用硅通孔（TSV）连接其上、下表面的金属，多采用倒装芯片组装工艺。由于采用了中介转接层，其表面金属层的布线可以使用与芯片表面布线相同的工艺，使产品在容量及性能上比 2D 结构得到巨大提升。 3D 封装：是将芯片与芯片直按堆叠，可采用引线键合、倒装芯片或二者混合的组装 工艺，也可采用硅通孔技术进行互连。3D 结构进一步缩小了产品尺寸，提高了产品容量和性能。目前，散热较差、成本较高是制约 TSV 技术发展的主要因素。 先进封装被广泛应用于计算机、通信、消费类电子、医疗、航天等领域，推动着封装技术及整个电子行业向前发展。目前，倒装芯片、2.5D 封装、3D 封装主要用于存储器、中央处理器（CPU）、图像处理器（CPU）等；WLP 主要应用于功率放大 器、无线连接器件、射频收发器等。 根据 Yole 预测，先进封装市场预计将在 2019-2025 年间以 6.6%的复合年增长率增 长，到 2025 年将达到 420 亿美元，远高于对传统封装市场的预期；与传统封装相 比，先进封装的应用正不断扩大，预计到 2026 先进封装将占到整个封装市场规模 的 50%以上。 

先进封装是实现 Chiplet 的前提，Chiplet 市场规模有望从 2024 年的 58 亿美元 快速增长到 2035 年 570 亿美元。

Chiplet 也称芯粒，通俗来说 Chiplet 模式是在摩尔定律趋缓下的半导体工艺发展方向之一，是将不同功能芯片裸片的拼搭， 在某种意义上也是不同 IP 的拼搭，像拼接乐高积木一样用封装技术整合在一起， 借此可以实现对先进制程迭代的弯道超车，在提升性能的同时实现低成本和高良率。Chiplet 对先进封装提出更高要求，在芯片小型化的设计过程中，需要添加更多 I/O 来与其他芯片接口，裸片尺寸有必要保持较大且留有空白空间，导致部分芯片无法拆分，芯片尺寸小型化的上限被 pad（晶片的管脚）限制，并且单个晶片上的布线密度和信号传输质量远高于 Chiplet 之间，要实现 Chiplet 的信号传输，就要求发展出高密度、大带宽布线的“先进封装技术”。 AMD、台积电、英特尔、英伟达等芯片巨头近年来纷纷布局 Chiplet，AMD 最新几代产品都极大受益于“SiP+Chiplet”的异构系统集成模式，近日苹果最新发布的 M1 Ultra 芯片也通过定制的 UltraFusion 封装架构实现了超强的性能和功能水平，包括 2.5TB/s 的处理器间带宽。据 Omdia 报告，预计到 2024 年，Chiplet 市场规模将达 58 亿美元，2035 年则超过 570 亿美元，将迎来快速增长。 

Chiplet 有望成为先进制程国产替代的突破口之一。

全球半导体产业博弈升级， 国内晶圆厂在先进制程升级上受限。2022 年 12 月《小芯片接口总线技术要求》 标准发布，这是中国首个原生 Chiplet 技术标准，有助于行业规范化、标准化发 展，为赋能集成电路产业打破先进制程限制因素，提升中国集成电路产业综合竞 争力，加速产业进程发展提供指导和支持。随着 Chiplet 小芯片技术的发展以及国产化替代进程的加速，在先进制程受到国外限制情况下，Chiplet 为国产替代开辟了新思路，有望成为我国集成电路产业逆境中的突破口之一。 

半导封测行业景气度有望随着 23H2 半导体行业复苏而回升。

根据 22Q4 财报， 台积电观察到消费电子、PC、数据中心等需求不足，预计半导体周期将在 23H1 达到底部，23H2 开始复苏；中芯国际认为 23H1 行业周期尚在底部，下半年虽 可见度依然不高，但已感受到客户信心些许回升。半导体封测行业 22 年受到行业景气度下行的影响，23 年下半年景气度有望随着半导体行业复苏而回升。 

投资建议：随着晶体管制程缩小技术的发展日渐困难，先进封装包括 Chiplet 技术成为超越摩尔定律的关键赛道。

建议关注：

（1）长电科技：国内封装测试龙头企业，近年来重点发展系统级（SiP）、晶圆级和 2.5D/3D 等先进封装技术， 并实现大规模生产；

（2）通富微电：国内领先的封装企业，在先进封装方面公司已大规模生产 Chiplet 产品，7nm 产品已大规模量产，5nm 产品已完成研发 即将量产；

（3）华天科技：掌握了多项先进封装技术，在 WLP、TSV、Bumping、 Fan-out、FC 等多个技术领域均有布局；

（4）甬矽电子：具备 SiP、RDL、TSV、 Bumping、Fan-in/out 等 Chiplet 基础支撑技术；

（5）晶方科技：掌握了 TSV 封装、FO-SiP 封装、2.5D/3D 封装、WLCSP 封装等多项先进封装技术。